FPGA端口电平配置的工程文件，可以实现不同的端口配置，包括PECL,TTL,LVDS等，关键是看引脚分配的.UCF文件。
文件列表：
├termination
│ ├pepExtractor.prj
│ ├templates
│ ├terminal.bgn
│ ├terminal.bit
│ ├terminal.bld
│ ├terminal.cel
│ ├terminal.cmd_log
│ ├terminal.drc
│ ├terminal.lfp
│ ├terminal.lso
│ ├terminal.ncd
│ ├terminal.ngc
│ ├terminal.ngd
│ ├terminal.ngr
│ ├terminal.pad
│ ├terminal.par
│ ├terminal.pcf
│ ├terminal.prj
│ ├terminal.stx
│ ├terminal.syr
│ ├terminal.twr
│ ├terminal.twx
│ ├terminal.ucf
│ ├terminal.unroutes
│ ├terminal.ut
│ ├terminal.vhd
│ ├terminal.xpi
│ ├terminal.xst
│ ├terminal_guide.ncd
│ ├terminal_map.map
│ ├terminal_map.mrp
│ ├terminal_map.ncd
│ ├terminal_map.ngm
│ ├terminal_pad.csv
│ ├terminal_pad.txt
│ ├terminal_summary.xml
│ ├terminal_usage.xml
│ ├terminal_vhdl.prj
│ ├termination.ise
│ ├termination.ise_ISE_Backup
│ ├termination.ntrc_log
│ ├termination.restore
│ ├timing.twr
│ ├xst
│ │ ├dump.xst
│ │ │ ├terminal.prj
│ │ │ │ ├ngx
│ │ │ │ │ ├notopt
│ │ │ │ │ ├opt
│ │ ├projnav.tmp
│ │ ├work
│ │ │ ├hdllib.ref
│ │ │ ├hdpdeps.ref
│ │ │ ├sub00
│ │ │ │ ├vhpl00.vho
│ │ │ │ ├vhpl01.vho
│ ├_impact.cmd
│ ├_impact.log
│ ├_ngo
│ │ ├netlist.lst
│ ├_pace.ucf
│ ├_xmsgs
│ │ ├bitgen.xmsgs
│ │ ├map.xmsgs
│ │ ├ngdbuild.xmsgs
│ │ ├par.xmsgs
│ │ ├trce.xmsgs
│ │ ├xst.xmsgs
FPGA端口电平配置的工程文件，可以实现不同的端口配置，包括PECL,TTL,LVDS等，关键是.rar
(241.42 KB, 下载次数: 0, 售价: 10 积分)
|
发表于 2024-12-26 02:18:18
