找回密码
 立即注册

LVDS的FPGA实现,包括ISE工程和源码,还有一个PDF演示文档

[复制链接]
发表于 2024-12-26 02:06:28 | 显示全部楼层 |阅读模式
文件列表:
├LVDS
│  ├ISE
│  │  ├dsb_loop_back.bit
│  │  ├dsb_loop_back.ucf
│  │  ├dsb_loop_back.vhd
│  │  ├icon.edn
│  │  ├ila.edn
│  │  ├pat_chk.vhd
│  │  ├pat_gen.vhd
│  │  ├ps_cntrl.vhd
│  │  ├rst_rx_gen.vhd
│  │  ├s3eddk_lvds.ise
│  │  ├serdes_4b_1to7.vhd
│  │  ├serdes_4b_1to7_wrapper.vhd
│  │  ├serdes_4b_7to1.v
│  │  ├serdes_4b_7to1_wrapper.vhd
│  │  ├top4_rx.vhd
│  │  ├top4_tx.vhd
│  │  ├vio.edn
│  ├dsb_loop_back.bit
│  ├dsb_loop_back.cpj
│  ├LVDS_Demo_setup.pdf
│  ├s3e_dispdk_lvds_spi.mcs
│  ├s3e_dispdk_lvds_xcf08.mcs

LVDS的FPGA实现,包括ISE工程和源码,还有一个PDF演示文档.zip (1.01 MB, 下载次数: 0, 售价: 10 积分)


回复

使用道具 举报

小黑屋|获取积分|网站地图|必过源码 ( 湘ICP备2020019413号-2 )

GMT+8, 2025-2-5 16:59 , Processed in 0.076944 second(s), 27 queries .

Powered by Biguo100

2006-2023 Biguo100 Team

快速回复 返回顶部 返回列表