手机版 | 每日签到 | 登录 | 注册 | 留言 | 设首页 | 加收藏
获取积分
当前位置: 网站首页 > FPGA > Altera 当前位置: Altera

本程序用在DE2开发板上实现一个弹球的小游戏 可以在在显示评上..

时间:2021年01月11日        作者:佚名        分享       

两级轮询系统的FPGA实现,QuartusII9.0环境,VHDL语..

时间:2021年01月03日        作者:佚名        分享       

Quartus II工程压缩文件,是一个典型的基于FPGA的秒表工..

时间:2020年12月22日        作者:佚名        分享       

秒表可计时,用VHDL编译的源代码,从0.1到60秒计时,解压后直..

时间:2020年12月22日        作者:佚名        分享       

完整的的倒计时秒表设计(指示带闪烁)VHDL代码,Quartus ..

时间:2020年12月22日        作者:佚名        分享       

SOPC,CycloneIII系列芯片EP3C40F780C8,NIOS II..

时间:2020年12月21日        作者:佚名        分享       

基于FPGA的实时图形识别算法设计

时间:2020年12月20日        作者:佚名        分享       

基于AX301的多功能数字钟

时间:2020年12月19日        作者:佚名        分享       

基于黑金AX301 AN108模块的DDS信号发生器:基于ALTER..

时间:2020年12月19日        作者:佚名        分享       

DE2-115开发板2人6层电梯Verilog语言实现

时间:2020年12月15日        作者:佚名        分享       

VHDL编写的6层电梯控制器,可在Altera的CPLD系统运行实..

时间:2020年12月15日        作者:佚名        分享       

简单的使用VHDL语言编写的可在FPGA CycloneIII开发板..

时间:2020年12月12日        作者:佚名        分享       

Altera FPGA教程 电子琴 Verilog语言实现

时间:2020年12月05日        作者:佚名        分享       

使用Verilog语言实现进位链加法器,quartus下编译,并使用modelsim..

时间:2020年12月03日        作者:佚名        分享       

Quartus实现单周期处理器,利用Verilog语言

时间:2020年11月23日        作者:佚名        分享       

基于FPGA的数字识别,使用的是特征模版匹配法

时间:2020年11月10日        作者:佚名        分享       

基于FPGA的图像识别系统设计:车牌识别

时间:2020年11月07日        作者:佚名        分享       

基于FPGA的车牌识别:该项目依据全国大学生集成电路创新创业..

时间:2020年11月07日        作者:佚名        分享       

基于FPGA DE2开发板的计算器设计。Verilog语言编写。矩阵..

时间:2020年11月01日        作者:佚名        分享       

清华大学电子课程设计:Verilog,QuartusII可正确运行,可下..

时间:2020年11月01日        作者:佚名        分享       

使用软件Quartus进行VHDL编程实现电磁炉的烹饪模式选择,档..

时间:2020年10月30日        作者:佚名        分享       

基于CycloneV FPGA与电阻网络的数模转换器代码,能够实现键..

时间:2020年10月19日        作者:佚名        分享       

FPGA控制麦克风播放语音程序,在DE1-soc开发板上面实现

时间:2020年10月15日        作者:佚名        分享       

人的移动的跟踪,VERILOG实现,能跟踪人的画面移动

时间:2020年10月15日        作者:佚名        分享       

基于Verilog HDL,采用Cyclone-IV型FPGA和DS18B20,..

时间:2020年09月19日        作者:佚名        分享       

QUARTUSII 9.0 下的三级流水线中值滤波工程,VHDL源..

时间:2020年09月14日        作者:佚名        分享       

基于QuatusII的两点非均匀性校正的VHDL程序,用于红外图..

时间:2020年09月14日        作者:佚名        分享       

本设计是在Quartus ii开发环境下采用VHDL语言实现的数字万..

时间:2020年09月13日        作者:佚名        分享       

音频处理 FPGA开发 硬件描述语言 DE115

时间:2020年09月02日        作者:佚名        分享       

利用Verilog编写的红外线接收解码电路,开发环境为Altera板,Q..

时间:2020年08月25日        作者:佚名        分享       
湘ICP备2020019413号  |  工信部  |  联系我们:biguo100@qq.com  |  
Copyright © 2002-2021 Biguo100 版权所有