找回密码
 立即注册

基于FPGA的一个FIR低通滤波器设计,用Verilog语言编写滤波器模块

[复制链接]
发表于 2024-2-9 03:03:44 | 显示全部楼层 |阅读模式
获取积分
文件列表:
├文件夹1:[fir_verilog_matlab]
│  ├文件夹1:[fir]
│  │  ├文件夹1:[db]
│  │  │  ├(1)add_sub_l9h.tdf
│  │  │  ├(2)add_sub_m9h.tdf
│  │  │  ├(3)altsyncram_is81.tdf
│  │  │  ├(4)fir.(0).cnf.cdb
│  │  │  ├(5)fir.(0).cnf.hdb
│  │  │  ├(6)fir.(1).cnf.cdb
│  │  │  ├(7)fir.(1).cnf.hdb
│  │  │  ├(8)fir.(10).cnf.cdb
│  │  │  ├(9)fir.(10).cnf.hdb
│  │  │  ├(10)fir.(11).cnf.cdb
│  │  │  ├(11)fir.(11).cnf.hdb
│  │  │  ├(12)fir.(12).cnf.cdb
│  │  │  ├(13)fir.(12).cnf.hdb
│  │  │  ├(14)fir.(13).cnf.cdb
│  │  │  ├(15)fir.(13).cnf.hdb
│  │  │  ├(16)fir.(14).cnf.cdb
│  │  │  ├(17)fir.(14).cnf.hdb
│  │  │  ├(18)fir.(15).cnf.cdb
│  │  │  ├(19)fir.(15).cnf.hdb
│  │  │  ├(20)fir.(16).cnf.cdb
│  │  │  ├(21)fir.(16).cnf.hdb
│  │  │  ├(22)fir.(17).cnf.cdb
│  │  │  ├(23)fir.(17).cnf.hdb
│  │  │  ├(24)fir.(18).cnf.cdb
│  │  │  ├(25)fir.(18).cnf.hdb
│  │  │  ├(26)fir.(19).cnf.cdb
│  │  │  ├(27)fir.(19).cnf.hdb
│  │  │  ├(28)fir.(2).cnf.cdb
│  │  │  ├(29)fir.(2).cnf.hdb
│  │  │  ├(30)fir.(3).cnf.cdb
│  │  │  ├(31)fir.(3).cnf.hdb
│  │  │  ├(32)fir.(4).cnf.cdb
│  │  │  ├(33)fir.(4).cnf.hdb
│  │  │  ├(34)fir.(5).cnf.cdb
│  │  │  ├(35)fir.(5).cnf.hdb
│  │  │  ├(36)fir.(6).cnf.cdb
│  │  │  ├(37)fir.(6).cnf.hdb
│  │  │  ├(38)fir.(7).cnf.cdb
│  │  │  ├(39)fir.(7).cnf.hdb
│  │  │  ├(40)fir.(8).cnf.cdb
│  │  │  ├(41)fir.(8).cnf.hdb
│  │  │  ├(42)fir.(9).cnf.cdb
│  │  │  ├(43)fir.(9).cnf.hdb
│  │  │  ├(44)fir.cbx.xml
│  │  │  ├(45)fir.cmp.rdb
│  │  │  ├(46)fir.db_info
│  │  │  ├(47)fir.eco.cdb
│  │  │  ├(48)fir.hier_info
│  │  │  ├(49)fir.hif
│  │  │  ├(50)fir.lpc.html
│  │  │  ├(51)fir.lpc.rdb
│  │  │  ├(52)fir.lpc.txt
│  │  │  ├(53)fir.map.ecobp
│  │  │  ├(54)fir.map.kpt
│  │  │  ├(55)fir.map.qmsg
│  │  │  ├(56)fir.map_bb.cdb
│  │  │  ├(57)fir.map_bb.hdb
│  │  │  ├(58)fir.map_bb.logdb
│  │  │  ├(59)fir.pre_map.cdb
│  │  │  ├(60)fir.pre_map.hdb
│  │  │  ├(61)fir.rtlv.hdb
│  │  │  ├(62)fir.rtlv_sg.cdb
│  │  │  ├(63)fir.rtlv_sg_swap.cdb
│  │  │  ├(64)fir.sgdiff.cdb
│  │  │  ├(65)fir.sgdiff.hdb
│  │  │  ├(66)fir.sld_design_entry.sci
│  │  │  ├(67)fir.sld_design_entry_dsc.sci
│  │  │  ├(68)fir.syn_hier_info
│  │  │  ├(69)fir.tis_db_list.ddb
│  │  │  ├(70)logic_util_heursitic.dat
│  │  │  ├(71)mult_28t.tdf
│  │  │  ├(72)mult_88t.tdf
│  │  │  ├(73)mult_mu01.tdf
│  │  │  ├(74)mult_su01.tdf
│  │  │  └█
│  │  ├(1)fir.asm.rpt
│  │  ├(2)fir.done
│  │  ├(3)fir.eda.rpt
│  │  ├(4)fir.fit.rpt
│  │  ├(5)fir.fit.summary
│  │  ├(6)fir.flow.rpt
│  │  ├(7)fir.map.rpt
│  │  ├(8)fir.map.summary
│  │  ├(9)fir.pin
│  │  ├(10)fir.pof
│  │  ├(11)fir.qpf
│  │  ├(12)fir.qsf
│  │  ├(13)fir.qws
│  │  ├(14)fir.sof
│  │  ├(15)fir.tan.rpt
│  │  ├(16)fir.tan.summary
│  │  ├(17)fir.v
│  │  ├(18)fir_nativelink_simulation.rpt
│  │  ├(19)fir_top.v
│  │  ├(20)fir_top_tb.v
│  │  ├(21)fix_mult.v
│  │  ├文件夹2:[incremental_db]
│  │  │  ├文件夹1:[compiled_partitions]
│  │  │  │  ├(1)fir.db_info
│  │  │  │  ├(2)fir.root_partition.cmp.cdb
│  │  │  │  ├(3)fir.root_partition.cmp.dfp
│  │  │  │  ├(4)fir.root_partition.cmp.hdb
│  │  │  │  ├(5)fir.root_partition.cmp.kpt
│  │  │  │  ├(6)fir.root_partition.cmp.logdb
│  │  │  │  ├(7)fir.root_partition.cmp.rcfdb
│  │  │  │  ├(8)fir.root_partition.cmp.re.rcfdb
│  │  │  │  ├(9)fir.root_partition.map.atm
│  │  │  │  ├(10)fir.root_partition.map.cdb
│  │  │  │  ├(11)fir.root_partition.map.dpi
│  │  │  │  ├(12)fir.root_partition.map.hdb
│  │  │  │  ├(13)fir.root_partition.map.hdbx
│  │  │  │  ├(14)fir.root_partition.map.kpt
│  │  │  │  └█
│  │  │  ├(1)README
│  │  │  └█
│  │  ├(22)input_rom.v
│  │  ├(23)rom.hex
│  │  ├(24)serv_req_info.txt
│  │  ├文件夹3:[simulation]
│  │  │  ├文件夹1:[modelsim]
│  │  │  │  ├(1)fir.sft
│  │  │  │  ├(2)fir.vo
│  │  │  │  ├(3)fir_modelsim.xrf
│  │  │  │  ├(4)fir_v.sdo
│  │  │  │  └█
│  │  │  └█
│  │  ├(25)transcript
│  │  └█
│  ├文件夹2:[fir_matlab]
│  │  ├(1)bin.txt
│  │  ├(2)bin2.txt
│  │  ├(3)data_in.txt
│  │  ├(4)data_in2.txt
│  │  ├(5)fir.m
│  │  ├(6)文件说明.txt
│  │  └█
│  ├文件夹3:[fir_tb(modelsim的project)]
│  │  ├文件夹1:[rom]
│  │  │  ├(1)fir.v
│  │  │  ├(2)fir.v.bak
│  │  │  ├(3)fir_top.v
│  │  │  ├(4)fir_top.v.bak
│  │  │  ├(5)fir_top_tb.v
│  │  │  ├(6)fir_top_tb.v.bak
│  │  │  ├(7)fix_mult.v
│  │  │  ├(8)fix_mult.v.bak
│  │  │  ├(9)input_rom.qip
│  │  │  ├(10)input_rom.v
│  │  │  ├(11)input_rom.v.bak
│  │  │  ├(12)modelsim仿真波形.jpg
│  │  │  ├(13)rom.cr.mti
│  │  │  ├(14)rom.hex
│  │  │  ├(15)rom.mpf
│  │  │  ├(16)rom.ver
│  │  │  ├(17)rom2.hex
│  │  │  ├(18)rom2.ver
│  │  │  ├(19)rom_tb.v.bak
│  │  │  ├(20)transcript
│  │  │  └█
│  │  └█
│  ├(1)FIR低通滤波器设计报告.docx
│  ├(2)研究生考试封面.doc
│  └█
└█

基于FPGA的一个FIR低通滤波器设计,用Verilog语言编写滤波器模块.rar (1.29 MB, 下载次数: 0, 售价: 10 积分)


回复

使用道具 举报

小黑屋|获取积分|网站地图|必过源码 ( 湘ICP备2020019413号-2 )

GMT+8, 2024-6-24 06:06 , Processed in 0.067154 second(s), 22 queries .

Powered by Biguo100

2006-2023 Biguo100 Team

快速回复 返回顶部 返回列表